高速數(shù)據(jù)線的電路保護(hù)

IC行業(yè)正發(fā)生重大變化，特別是用于全新高速數(shù)據(jù)線的系統(tǒng)級(jí)芯片(SoC)，例如SuperSpeed USB、MHL、HDMI、DisplayPort和eSATA，需要使用最先進(jìn)的CMOS工藝。由于ESD保護(hù)電路無法根據(jù)摩爾定律按比例縮小，這些集成了ESD保護(hù)電路的SoC通常僅設(shè)計(jì)成在裝配工藝具有良好保護(hù)措施時(shí)無損。然而，更為嚴(yán)重的是，完整的系統(tǒng)——如手機(jī)、平板電腦或普通電腦等——在常溫環(huán)境條件下使用時(shí)極易遭受ESD沖擊。另外，接口SoC特別容易受到靜電放電的影響。本文討論高速數(shù)據(jù)線的某些應(yīng)用需求，以及根據(jù)這些需求，保護(hù)設(shè)備應(yīng)采用的型號(hào)和技術(shù)。

要獲得系統(tǒng)級(jí)的穩(wěn)固度以抵抗場(chǎng)級(jí)ESD沖擊，根據(jù)IEC 61000-4-2標(biāo)準(zhǔn)，需采用專門的ESD保護(hù)器件，且最好放置在連接器后面（圖1）。

圖1：器件級(jí)和系統(tǒng)級(jí)ESD保護(hù)。ESD保護(hù)可降低ESD脈沖所產(chǎn)生的剩余箝位電壓。數(shù)據(jù)速率越快，SoC對(duì)該箝位電壓也就越敏感。要按照IEC61000-4-2標(biāo)準(zhǔn)來保護(hù)整個(gè)系統(tǒng)使其免受ESD沖擊，則ESD保護(hù)必須使ESD脈沖低于SoC的安全值。

對(duì)于想要理解SoC受何種保護(hù)程度的人來說，ESD保護(hù)設(shè)備數(shù)據(jù)手冊(cè)中的IEC61000-4-2標(biāo)準(zhǔn)無法給出解答。它只給出了最大ESD脈沖，在該脈沖下，ESD保護(hù)器件自身無損。然而，根據(jù)IEC61000-4-2，當(dāng)涉及帶ESD保護(hù)器件的系統(tǒng)和現(xiàn)代SoC的ESD脈沖保護(hù)時(shí)，目前較為普遍的是，ESD沖擊發(fā)生時(shí)外部保護(hù)設(shè)備無損但SoC因過壓而損壞。問題是，如何才能有效保護(hù)這種情況下的SoC？

了解ESD保護(hù)和SoC之間相互作用的特點(diǎn)

首先，讓我們看看SoC的要求。高度集成的工藝具有較低的工作電壓，因此電路板上針對(duì)SoC的ESD保護(hù)在電壓極低時(shí)便開始作出反應(yīng)，以保護(hù)柵極氧化層不被過壓擊穿。工藝先進(jìn)SoC的工作頻率高意味著它們將對(duì)ESD沖擊作出快速反應(yīng)。結(jié)果便是，良好的外部ESD保護(hù)設(shè)備也需要對(duì)ESD脈沖作出極快的反應(yīng)，這就需要具有較低的觸發(fā)和箝位電壓，并必須設(shè)計(jì)為可負(fù)載大部分ESD電流，以降低SoC的ESD電流負(fù)載。

在盡可能簡(jiǎn)單的模型里，SoC和ESD保護(hù)器件通過并聯(lián)方式連接。當(dāng)靜態(tài)電流流過時(shí)，該電流為SoC和ESD器件所共有，并與它們的輸入電阻成反比。然而，由于兩者都會(huì)作出反應(yīng)，SoC和ESD保護(hù)器件針對(duì)ESD脈沖的保護(hù)是非線性的，因此光有這個(gè)靜態(tài)模型是不夠的；波形記錄儀無法表示出單個(gè)設(shè)備——或整個(gè)系統(tǒng)——針對(duì)ESD脈沖的反應(yīng)。除此之外，靜態(tài)測(cè)量也會(huì)導(dǎo)致被測(cè)設(shè)備(DUT)過早地被判定為不合格。

要確定被測(cè)設(shè)備在ESD事件下的動(dòng)態(tài)特性，可使用傳輸線路脈沖（或簡(jiǎn)稱為TLP）測(cè)量作為標(biāo)準(zhǔn)表征工具。阻抗通常為50 Ω的已定義傳輸線路由TLP測(cè)量充電并且通過被測(cè)設(shè)備完成放電。要避免信號(hào)失真，首選恒定阻抗系統(tǒng)。它可以產(chǎn)生定義明確的矩形脈沖，輸出定義明確的電流和電壓值。重復(fù)該測(cè)量時(shí)如果采用更高電能，便可得到下一組電流-電壓值，直到完成I-V圖形，或者直到被測(cè)設(shè)備損壞。要在測(cè)量早期捕獲到被測(cè)設(shè)備的損壞情況——開始時(shí)可能略為有所退化——可在每個(gè)TLP脈沖之后檢測(cè)漏電流。